• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種用以使用遠端電漿源將電漿的自由基併入到基材或半導體基材上的材料內的方法。在一實施例中，提供一種用以處理基材表面上的摻雜材料的方法，並且該方法包括以下步驟：形成摻雜層於基材上與可選地清潔該摻雜層(諸如藉由濕式清潔製程)。該方法亦包括：在遠端電漿源中產生離子化氮電漿，其中該離子化氮電漿具有在約0.001%至約0.1%的範圍內的離子濃度；將該離子化氮電漿予以去離子化，同時形成非離子化氮電漿。該方法更包括：使該非離子化氮電漿流動到處理腔室內的處理區域內；藉由在穩定化製程期間使該處理區域內的該摻雜層暴露於該非離子化氮電漿，以從該摻雜層的上方部分形成氮化帽蓋層。
    公开号:TW201324591A
    申请号:TW101133149
    申请日:2012-09-11
    公开日:2013-06-16
    发明作者:Matthew S Rogers；Martin A Hilkene
    申请人:Applied Materials Inc；
    IPC主号:H01L29-00
    专利说明:
    減少摻質擴散之表面穩定化製程
    本發明的實施例大體上關於製造半導體、記憶體、太陽能與其他電子元件，並且更詳細地說，在此所述的實施例關於用以製造與處理被摻雜在基材表面上的材料的方法。
    快閃記憶體(諸如NAND快閃記憶體元件)是普遍廣泛使用在大量儲存應用的非揮發性記憶體的類型。NAND快閃記憶體元件通常具有堆疊類型閘極結構，其中穿遂氧化物(tunnel oxide,TO)、浮置閘極(floating gate,FG)、多晶矽層間介電質(inter-poly dielectric,IPD)與控制閘極(control gate,CG)依序地被堆疊在半導體基材上。浮置閘極、穿遂氧化物與下方的基材部分大體上形成NAND快閃記憶體元件的胞(或記憶體單元)。淺溝渠隔離(shallow trench isolation,STI)區域設置在基材上而介於各個胞之間且鄰近穿遂氧化物和浮置閘極，以將胞和鄰近的胞隔離。在NAND快閃記憶體元件的寫入期間，正電壓被施加到控制閘極，控制閘極從基材吸引電子到浮置閘極內。為了抹除NAND快閃記憶體元件的資料，正電壓被施加到基材，以將電子從浮置閘極釋放且通過穿遂氧化物。電子流是由感應電路來感應，並且電子流造成「0」或「1」的返還以作為電流指示物。浮置閘極中的電子的量與「0」或「1」特徵係形成用以儲存資料在NAND快閃記憶體元件中的基礎。
    通常藉由穿遂氧化物將浮置閘極和半導體基材分隔，且藉由多晶矽層間介電質將浮置閘極和控制閘極分隔，這可避免例如基材與浮置閘極之間或浮置閘極與控制閘極之間的電子的洩漏。為了使NAND快閃記憶體元件的實體放大的持續發展成為可能，工業已經使用氮化製程來將氮併入到浮置閘極的表面內，以改善穿遂氧化物的可靠度或以抑制摻質擴散流出浮置閘極。然而，氮化製程亦非期望地將氮併入到淺溝渠溝離區域內。被併入到淺溝渠隔離區域中而介於相鄰的浮置閘極結構之間的氮係形成電荷洩漏路徑，此電荷洩漏路徑會不利地影響最終元件的效能。
    為了確保良好的接觸與低片電阻，期望在半導體材料、記憶體元件材料、太陽能材料與其他電子元件材料中有高位準的摻質(例如約1×1015原子/平方公分或更大的位準)。目前面對的一個主要問題是在退火與活化期間的摻質流出擴散。在摻質被佈植之後(例如藉由P3i或束線製程)，亂序與非活化層存在，其中許多摻質原子位於空隙部位或靠近斷裂的鍵結處。通常，使用熱退火製程來修復受損的半導體與取代地促進摻質的鍵結形成。摻質要求係接近半導體/摻質系統本身的固體溶解度限制，額外熱預算的熱退火時常造成摻質的流出擴散。可用以將摻質的流出擴散減到最少的一個技術是使經摻雜的材料暴露於雷射退火，其中熱預算小到足以將摻質擴散減到最少。然而，摻質的流出擴散甚至在雷射退火之後時常仍是一個問題。
    所以，需要改善的方法以及需要經摻雜的材料的穩定化，諸如經摻雜的矽或鍺材料的氮化。
    本發明的實施例大體上提供一種用以使用遠端電漿源將電漿的自由基併入到基材或半導體基材上的材料內的方法。在一實施例中，提供一種用以處理基材表面上的摻雜材料的方法，並且該方法包括以下步驟：形成摻雜層於基材上；在遠端電漿源中產生一離子化氮電漿，其中該離子化氮電漿具有在約0.001%至約0.1%的範圍內的離子濃度；將該離子化氮電漿予以去離子化，同時形成非離子化氮電漿；使該非離子化氮電漿流動到處理腔室內的處理區域內；藉由在穩定化製程期間使該處理區域內的該摻雜層暴露於該非離子化氮電漿，以從該摻雜層的上方部分形成氮化帽蓋層，其中該非離子化氮電漿含有未帶電氣態物種，該處理區域內該些離子相對於該些未帶電氣態物種的比例為約1 ppm或更小；及在熱退火製程期間加熱該基材，其中該基材含有設置在該摻雜層上的該氮化帽蓋層。
    在各種實例中，該處理區域內該些離子相對於該些未帶電氣態物種的比例為約100 ppb或更小，諸如約10 ppb或更小，諸如約1 ppb或更小。提供實例，其中該些未帶電氣態物種含有含氮自由基物種、含氮激發中性物種與未激發中性物種。
    在另一實施例中，提供一種用以處理基材表面上的摻雜材料的方法，並且該方法包括以下步驟：形成摻雜層於基材上；從遠端電漿源產生氮電漿且使該氮電漿流動到處理腔室內的處理區域內；藉由在穩定化製程期間使該處理區域內的該摻雜層暴露於該氮電漿，以從該摻雜層的上方部分形成氮化帽蓋層，其中該氮電漿含有含氮自由基物種、含氮激發中性物種與未激發中性物種，並且該氮電漿具有組合的該些含氮自由基物種與該些含氮激發中性物種相對於該些未激發中性物種的比例在約0.0001%至約80%的範圍內；及在熱退火製程期間加熱該基材至高於400℃的溫度，其中該基材含有設置在該摻雜層上的該氮化帽蓋層。
    該方法更包含藉由離子化佈植摻雜製程、原位離子電漿摻雜製程或原位摻雜沉積製程以及其他摻雜製程來形成該摻雜層於該基材上。在一實例中，可藉由以下步驟來形成該摻雜層於該基材上：沉積或形成材料層於該基材上；及接著使該材料層暴露於摻質物種。該材料層可含有矽、鍺或前述各者的組合。在一些實例中，該材料層含有材料，該材料選自多晶矽、非晶矽、矽鍺、氧化矽、前述各者的衍生物或前述各者的組合。在替代實施例中，該材料層可含有至少一種氧化物材料。示範性氧化物材料包括氧化鉿、矽酸鉿、氧化鋯、矽酸鋯、氧化鈦、矽酸鈦、氧化鋁、矽酸鋁、氧化矽、前述各者的衍生物或前述各者的組合。實施例係提供該些摻質物種含有元素，該元素選自磷、砷、銻、硼、鋁、鎵、銦、碳或前述各者的組合。
    在一些實例中，該摻雜層含有以砷摻雜的多晶矽，並且該基材可在該穩定化製程期間被加熱且被維持在低於420℃的溫度。在一些實施例中，該氮化帽蓋層可具有約100 Å或更小的厚度，諸如在約5 Å至約50 Å的範圍內，例如約10 Å至約40 Å。
    該基材可在該熱退火製程期間被加熱到在約400℃至約1200℃的範圍內的溫度，諸如約600℃至約1000℃。在一些實例中，該基材可在該熱退火製程期間被加熱到在約600℃至約650℃的範圍內的溫度且被暴露於氨浸泡氣體長達在約30秒至約5分鐘的範圍內的時段。在其他實例中，該基材可在該熱退火製程期間被加熱到在約650℃至約750℃的範圍內的溫度且被暴露於氮/氧(N2/O2)浸泡氣體長達在約30秒至約5分鐘的範圍內的時段。在一些實例中，該氮/氧浸泡氣體可含有體積濃度在約2%至約10%的範圍內的氧氣(O2)與體積濃度在約90%至約98%的範圍內的氮氣(N2)。
    在另一實施例中，一種遠端電漿系統包括：遠端電漿腔室，該遠端電漿腔室界定第一區域且用以產生含離子和自由基的電漿；處理腔室，該處理腔室界定第二區域且用以處理半導體元件，該處理腔室包含被形成在該處理腔室的側壁中的入口埠，該入口埠和該第二區域流體連通；及輸送構件，該輸送構件用以從該遠端電漿腔室輸送電漿物種到該處理腔室，該輸送構件包括界定縱向延伸通道在該輸送構件中的主體，該主體具有連接到該第一區域的第一端與連接到該第二區域的第二端，該第二端和該第一端相對，其中該通道和該處理腔室的該入口埠耦接，以致該通道的縱向軸與該軸入口埠的縱向軸相交呈約20°至約80°的角度。在一實例中，該輸送構件更包括凸緣，該凸緣在該第二端處環繞該主體的外表面而延伸，該凸緣具有和該處理腔室的側壁的表面實質上齊平的表面。
    在另一實施例中，一種遠端電漿系統包括：遠端電漿腔室，該遠端電漿腔室界定第一區域且用以產生含離子和自由基的電漿；處理腔室，該處理腔室界定第二區域且用以處理半導體元件，該處理腔室包含被形成在該處理腔室的側壁中的入口埠，該入口埠和該第二區域流體連通；及輸送構件，該輸送構件設置在該遠端電漿腔室與該處理腔室之間且具有和該第一區域與該入口埠流體連通的通道，該輸送構件設置成使得該通道的縱向軸與該軸入口埠的縱向軸相交呈約20°至約80°的角度。
    在又另一實施例中，揭示一種用以處理處理腔室的處理區域中的半導體元件的方法。該方法包括以下步驟：從遠端電漿源產生電漿物種且使該些電漿物種流動到輸送構件，該輸送構件具有縱向通道；使該些電漿物種從該通道流動到被形成在該處理腔室的側壁中的入口埠，其中該些電漿物種以呈角度被流動到該入口埠內，以在該些電漿物種中促進離子的碰撞或離子和電子或帶電微粒的反應，以致離子在進入該處理腔室的該處理區域之前從該些電漿物種實質上被消除，並選擇性地從該些電漿物種併入原子自由基到該半導體元件的矽或多晶矽區域中。
    100‧‧‧快閃記憶體元件
    101‧‧‧基材
    103‧‧‧胞
    104‧‧‧穿遂為氧化物層
    105‧‧‧胞
    106‧‧‧浮置閘極
    107‧‧‧胞
    108‧‧‧淺溝渠隔離(STI)區域
    110‧‧‧多晶矽層間介電質(IPD)層
    112‧‧‧控制閘極層
    113‧‧‧介電質層
    114‧‧‧場界面
    115‧‧‧側壁
    200‧‧‧遠端電漿系統
    201‧‧‧快速熱處理(RTP)設備
    211‧‧‧反射件
    213‧‧‧處理區域
    214‧‧‧側壁
    214a‧‧‧外表面
    214b‧‧‧內比面
    215‧‧‧底壁
    217‧‧‧窗口組件
    218‧‧‧輻射能量光管組件
    219‧‧‧鎢鹵素燈
    221‧‧‧光管
    224‧‧‧上方側壁
    241‧‧‧光管
    253‧‧‧管
    262‧‧‧支撐環
    263‧‧‧可旋轉柱體
    271‧‧‧光纖探針
    275‧‧‧入口埠
    280‧‧‧電漿施用器
    282‧‧‧主體
    284‧‧‧管
    286‧‧‧氣體入口
    288‧‧‧氣體出口
    290‧‧‧輸送管
    292‧‧‧氣體源
    294‧‧‧三向閥
    296‧‧‧流量控制器
    297‧‧‧閥
    298‧‧‧氣體源
    299‧‧‧閥
    300‧‧‧輸送管
    302‧‧‧裝設套管
    304‧‧‧輸入構件
    306‧‧‧套管通道
    308‧‧‧輸入通道
    310‧‧‧凸緣
    312‧‧‧最外面
    317‧‧‧閥
    500‧‧‧製程
    510-540‧‧‧步驟
    600a‧‧‧分級摻質膜
    600b‧‧‧退火摻雜膜
    600c‧‧‧退火摻雜膜
    601‧‧‧下方部分
    602‧‧‧中間部分
    603‧‧‧上方部分
    604‧‧‧下方部分
    605‧‧‧中間部分
    606‧‧‧上方部分
    610‧‧‧帽蓋層
    可藉由參考本發明的實施例來詳細暸解本發明的上述特徵，本發明的詳細說明簡短地在前面概述過，其中該些實施例的一些實施例在附圖中圖示。但是應注意的是附圖僅圖示本發明的典型實施例，因此附圖不應被視為會對本發明範疇構成限制，這是因為本發明可允許其他等效實施例。
    第1圖圖示可藉由根據本發明的一實施例的方法與設備來製造的示範性半導體元件的示意剖視圖。
    第2圖圖示根據本發明的一實施例的遠端電漿系統的示意圖。
    第3圖圖示根據本發明的一實施例用以供應電漿的自由基到RTP設備的示範性輸送管的示意性與部分剖面側視圖。
    第4圖圖示根據本發明的一實施例之第3圖的輸送管與RTP設備的示意性與部分俯視圖。
    第5圖是圖示如在此所述的實施例處理基材上的摻雜材料的方法的流程圖。
    第6A圖圖示在將摻質膜暴露於熱退火製程之前不含有帽蓋層的分級摻質膜。
    第6B圖圖示在將摻質膜暴露於熱退火製程之後的第6A圖的分級摻質膜。
    第6C圖圖示含有帽蓋層的第6A圖的分級摻質膜，並且該分級摻質膜是在將摻質膜暴露於熱退火製程之後被圖示。
    第7圖圖示SIMS資料的輪廓曲線，提供了如在此所揭示的一些實施例所描述的兩個比較實例的相對於深度的摻質濃度。
    第8圖圖示另一SIMS資料的輪廓曲線，提供了如在此所揭示的一些實施例所描述的對於四個比較實例的相對於深度的摻質濃度。
    第9圖中圖示在如在此所揭示的一些實施例所描述的RTP退火順序期間的溫度軌跡的曲線。
    本發明的實施例提供用以使用遠端電漿源(remote plasma source,RPS)將電漿的自由基併入到基材或基材上的材料內的方法與設備。大體上，藉由例如氣態分子的能量激發所產生的電漿包含帶電離子、自由基與電子的電漿。對於在此所述的實施例，電漿的自由基大體上以比離子或自由基和離子的混合物更期望的方式和基材上的矽或多晶矽材料反應。就這一點而言，本發明的實施例提供去除電漿的大部分離子的設備與方法，以致僅電漿的自由基和基材上的矽或多晶矽材料反應，藉此獲得更大選擇性的處理基材上的矽或多晶矽材料。
    本發明的實施例亦提供表面穩定化製程，此表面穩定化製程係形成帽蓋層以在後續的經摻雜的材料/層的熱退火製程期間將摻質保留增到最多。在從各種不同的應用(諸如半導體元件(例如邏輯閘極)、記憶體元件(例如DRAM或NAND)、太陽能元件(例如光伏電池)與其他電子元件)製造或製作元件的期間，可在處理經摻雜的材料時，同時使用表面穩定化製程。儘管本發明的實施例不受限在特定元件，所描述的設備與方法可用於適於窄間距應用的半導體元件與結構的製造。如在此所使用，窄間距應用包括32 nm或更小的半間距(例如32 nm或更小的元件節點)。在此所使用的用語「間距」係指半導體元件的平行結構或鄰近結構之間的測量值。可從鄰近或實質上平行的結構的相同側的側至側來測量間距。半導體元件與結構亦可被用在具有更大間距的應用中。半導體元件可以是例如NAND或NOR快閃記憶體或其他適當的元件。 示範性NAND快閃記憶體元件
    第1圖圖示可藉由在此所述的方法與設備來部分地製造的示範性半導體元件(諸如NAND快閃記憶體元件100)的示意剖視圖。記憶體元件100大體上包括基材102，基材102具有穿遂氧化物層104設置在基材102上。浮置閘極106設置在穿遂氧化物層104上。浮置閘極106、穿遂氧化物層104與下方的基材102的部分係形成記憶體元件100的胞103(或記憶體單元)。可藉由例如淺溝渠隔離(STI)區域108將記憶體元件100的各個胞103隔離，其中淺溝渠隔離(STI)區域108設置在基材102中而介於各個胞103之間(例如鄰近穿遂氧化物層104與浮置閘極106，其中STI區域108將胞103和鄰近的胞105與107隔離)。記憶體元件100更包括控制閘極層112以及多晶矽層間介電質(IPD)層110，多晶矽層間介電質(IPD)層110設置在浮置閘極106與控制閘極層112之間。IPD層110將浮置閘極106和控制閘極層112隔離。
    基材102可包括適當的材料，諸如結晶矽(例如矽<100>或矽<111>)、氧化矽、應變矽、矽鍺、摻雜或未摻雜多晶矽、摻雜或未摻雜矽晶圓、圖案化或未圖案化晶圓、絕緣層上覆矽(SOI)、摻雜碳的氧化矽、氮化矽、經摻雜的矽、鍺、砷化鍺、玻璃、藍寶石或諸如此類者。在一些實施例中，基材102包含矽。
    穿遂氧化物層104可包括矽與氧，諸如氧化矽(SiO2)、氮氧化矽(SiON)或高k介電質材料，高k介電質材料係諸如在單一或層化結構(例如SiO2/高k/SiO2)中的鋁(Al)、鉿(Hf)或鑭(La)、鋯(Zr)基底的氧化物或氮氧化物或氮化矽(SixNy)或諸如此類者。穿遂氧化物層104可具有任何適當的厚度，例如在約5 nm至約12 nm的範圍內。穿遂氧化物層104可在各個胞內具有寬度，該寬度實質上等於浮置閘極106的基部的寬度。STI區域108可包括矽與氧，諸如氧化矽(SiO2)、氮氧化矽(SiON)或諸如此類者。
    浮置閘極106通常包括導電材料，諸如矽、多晶矽、金屬或諸如此類者。浮置閘極106具有適於促進將控制閘極層112的部分設置在鄰近的胞(例如介於胞103、105與胞107之間)之間的組態。依此，浮置閘極可被形成為反轉的「T」形。如在此所使用，此用語反轉「T形」係大體上指結構的幾何形態，其中浮置閘極106的上部相對於浮置閘極106的基部被釋出。這樣的釋出係提供IPD層110被形成在浮置閘極106上方的空間而不會完全地填滿鄰近浮置閘極106之間的間隙，藉此容許控制閘極層112的一部分能設置在鄰近的浮置閘極106之間。
    IPD層110可包括任何適當的單一或多層的介電質材料。示範性單一層的IPD可包括如上關於穿遂氧化物層104所討論的SiO2、SiON或高k介電質材料或諸如此類者。示範性多層的IPD可以是多層的「ONO」結構(未圖示)，此多層的「ONO」結構包括第一氧化物層、氮化物層與第二氧化物層。第一與第二氧化物層通常包括矽與氧，諸如氧化矽(SiO2)、氮氧化矽(SiON)或諸如此類者。氮化物層通常包含矽與氮，諸如氮化矽(SiN)或諸如此類者。在一些實施例中，亦可如同IPD層110來使用含有SiO2/高k/SiO2(諸如SiO2/Al2O3/SiO2)的多層的IPD層。IPD層110可被沉積到在約10 nm至約15 nm的範圍內的厚度。
    控制閘極層112可被沉積在IPD層110上，以形成控制閘極。控制閘極層112通常包含導電材料，諸如多晶矽、金屬或諸如此類者。反轉T形的浮置閘極106使得用於控制閘極層112的更大表面積成為可能，其中該更大表面積位於鄰近的浮置閘極(例如胞103與105的浮置閘極)之間。控制閘極層112的增加的表面積可有利地改善浮置閘極106的側壁與控制閘極之間的電容耦合，並且可減少鄰近的浮置閘極之間的寄生電容、浮置閘極干擾、雜訊或諸如此類者。 表面穩定化製程
    在另一實施例中，可選地，可在IPD沉積之前共形地形成介電質層113於浮置閘極106的暴露表面上。更詳細地說，介電質層113係選擇性地主要被形成在浮置閘極106的暴露表面上，而在相同的電漿條件下幾乎沒有或沒有介電質層113被形成在STI區域108或任何介電質膜上(將在下文詳細地討論)。藉由介電質層113選擇性地主要被形成在浮置閘極106上，可使得IPD膜堆疊厚度的放大成為可能，同時能改善穿遂氧化物的可靠度與/或摻質擴散流出浮置閘極106的抑制。
    介電質層113可以是氮化物層，諸如氮化矽或氮化鍺。可藉由將浮置閘極106的場表面114與側壁115暴露於含氮自由基來形成氮化物層。可藉由電漿激發(例如微波能量)、光激發、電子束激發或強烈熱來激發含氮氣體以形成含氮自由基(諸如N、NH與NH2)。
    在一些實施例中，氣體源292含有含氮氣體的供應，其中含氮氣體包括但不限於氮(N2)、氨(NH3)、聯胺(N2H4)、前述各者的混合物或前述各者的組合。在其他實施例中，氣體源292含有含氧氣體的供應，其中含氧氣體包括但不限於氧(O2)、一氧化二氮(N2O)、水(H2O)、過氧化氫(H2O2)、前述各者的混合物或前述各者的組合。
    可僅藉由熱退火製程、電漿製程或前述各者的組合來執行氮化製程。在一實施例中，使用選擇性電漿氮化製程將浮置閘極106的表面暴露於含氮自由基。在選擇性電漿氮化製程期間，由於相較於矽-氧鍵結斷裂能量(452 kJ/mol)的較低的矽-矽鍵結斷裂能量(222 kJ/mol)，含氮自由基將較佳地和浮置閘極106(例如由矽或多晶矽形成)的表面反應，而不是和STI區域108(例如由氧化矽形成)的表面反應。因為自由基不具有足夠反應性來斷裂矽-氧鍵結，選擇性電漿氮化製程係比形成氧化矽的氮化物更快速地形成矽的氮化物，而相較於在鄰近的浮置閘極106之間的STI區域108處在浮置閘極106的場表面114與側壁115處造成了顯著更大的含氮材料(諸如由例如矽-氮鍵結形成的介電質層113)的濃度。由於不存在有顯著量的含氮材料或介電質層113於STI區域108處，不會在鄰近的浮置閘極結構之間出現不期望的電荷洩漏路徑。
    在此所述的起初產生的電漿物種大體上含有帶電氣態物種(例如離子-陽離子或陰離子)以及未帶電氣態物種(例如自由基、激發中性物質與未激發中性物質)。在許多實施例中，可在處理基材至在此所述的實施例的穩定化製程之前，從電漿物種中減少或移除帶電氣態物種。未帶電氣態物種在穩定化製程期間被用在經摻雜的層與其他材料層的氮化或氧化。未帶電氣態物種包括但不限於自由基(例如原子N、NH2、NH、N3、原子O、O3)、激發中性物質(例如N2*、NH3*或O2*)與未激發中性物質(例如N2、NH3或O2)。可藉由激發製程以震動、電子或前述各者組合的方式來激發未帶電氣態物種中的激發中性物質，以致電子可被激發到更高的原子/分子軌道。電子在激發製程期間被激發但沒有從原子/分子被移除，然而電子在離子化製程期間從原子/分子被移除。
    在一些實施例中，產生的電漿物種可具有在約0.001%至約0.1%的範圍內的離子濃度(諸如約0.01%)，其中離子濃度是由約1 Torr下RPS單元內的離子相對於未帶電氣態物種(例如自由基、激發中性物質與未激發中性物質)的比例來決定。在許多實施例中，處理腔室的處理區域中的下游而靠近基材表面處，離子對未帶電氣態物種的比例是非常小且接近無法測量的濃度/量。在一些實例中，沒有離子或實質上沒有離子位在處理區域中的靠近基材表面處。所以，在一些實例中，在處理區域中的靠近基材表面處，離子濃度或離子相對於未帶電氣態物種的比例可以是約0.0001%(1 ppm)或更小，諸如約1×10-7(100 ppb)或更小，諸如約1×10-8(10 ppb)或更小，諸如約1×10-9(1 ppb)或更小，諸如約1×10-10(100 ppt)或更小，諸如無法測量的濃度。
    在其他實施例中，在約1 Torr下RPS單元內的產生的電漿物種內的組合的自由基物種和激發中性物種的濃度在一些實例中可高達約99%或更大。自由基/激發中性物質的濃度可由組合的自由基物種和激發中性物種相對於組合的未激發中性物種和離子物種(若存在有任何離子)的比例來決定。一旦產生的電漿物種已經被流到下游處且位在處理腔室的處理區域中而靠近基材表面處，組合的自由基物種和激發中性物種相對於組合的未激發中性物種和離子物種(若存在有任何離子)的比例可在約0.0001%(1 ppm)至約99%的範圍內或更大，例如在約0.001%至約80%的範圍內，諸如約0.01%至約50%。在許多實例中，產生的氮電漿的自由基物種和激發中性物種的組合含有含氮自由基物種、含氮激發中性物種或前述各者的組合。
    在此所使用的用語「自由基(radical)」或「自由基(free radical)」係指未帶電或價中性的原子、分子或分子片段，該分子片段具有至少一個未成對電子。
    在此所使用的用語「離子」係指帶電的原子、分子或分子片段，該分子片段是藉由從中性價狀態獲得或喪失至少一個電子來形成。
    自由基是較佳的，這是因為離子相對於自由基且相對於以上所列的鍵結能量(N2的1st離子化能量=1402 kJ/mol；N2的原子化能量=473 kJ/mol)具有高化學活性，所以離子無法達到自由基的選擇性。選擇性被定義成在給定的沉積製程之後氮在矽中的濃度除以氮在氧化物中的濃度，選擇性可在約10：1至約100：1的範圍內，諸如在約20：1至約70：1的範圍內，例如約40：1。更大的暴露時間可改善選擇性。
    高自由基密度對離子密度可藉由高壓電漿製程來達成，例如使用在約0.3 Torr至約20 Torr的範圍內的壓力(例如約5 Torr或更大)。高壓可促進離子快速地與電子再組合，而留下中性自由基物種與非活性物種。在一些實施例中，自由基氣體被形成。在一些實施例中，遠端電漿可用以藉由各種方法來選擇性地產生自由基物種。遠端電漿產生器(例如微波、RF或熱腔室)可經由輸送管連接到處理腔室。
    輸送管(將在下文參照第3圖和第4圖更詳細地描述)可以是設置成相對於處理腔室呈一角度的相當長的路徑，以促進離子物種在抵達處理區域之前沿著路徑的再組合。流經輸送管的自由基持續經由噴頭或自由基散佈器或經由處理腔室的側壁中的埠入口而流動到處理區域內。自由基可具有在約1 sLm至約20 sLm的範圍內的流速，諸如約5 sLm至約20 sLm，例如約10 sLm。咸信更高的壓力與更低的流速可促進碰撞。氮自由基在一實施例中可藉由將含氮氣體(諸如氮、氨或前述各者的混合物)與可選的載氣(諸如氦、氬或氖)暴露於在約1 kW至約3 kW的範圍內的微波功率與在大於約5 Torr的壓力下來形成。在一些實例中，微波源可被設定在約2 GHz的頻率。
    在一些實施例中，氮化製程可被執行於在約300℃至約1200℃的範圍內的基材溫度。在一些實例中，基材溫度可位在約300℃至約600的範圍內，諸如約400℃至約500℃。在其他實例中，基材溫度可位在約600℃至約1200℃的範圍內，諸如約800℃至約1000℃，基材溫度可隨著氮化繼續對抗表面飽和而被增加。可使用燈加熱、雷射加熱、使用經加熱的基材支撐件或藉由電漿加熱來執行加熱。在一實例中，可使用氨氣來形成氮電漿。
    在特定實施例中，各種離子濾件(諸如運作在例如約200 V(RF或DC)的偏壓下的靜電濾件、絲線或網篩濾件或磁性濾件，這些濾件的任一者可具有介電塗層)可被使用在遠端電漿源與處理腔室之間。在其他實施例中，可使用反應性物種(諸如含氮物種)的氣流或非反應性物種(諸如氬或氦)的氣流來調節遠端電漿產生器中的滯留時間。在一些實施例中，可藉由使用離子濾件與低壓電漿產生來延長自由基半衰期。可藉由將處理腔室與遠端電漿腔室整合而不使用O環以密封此兩腔室之間的路徑來促進低壓運作。可使用塑形連接件以提供精密的流動圖案控制，而改善從遠端電漿產生腔室流動到處理腔室內的自由基均勻性。
    在一些實施例中，可使用原位電漿產生製程，該原位電漿產生製程係例如藉由微波、UV、RF或電子同步加速器輻射以及腔室中設置在氣體散佈器與基材支撐件之間的離子濾件(諸如任何上述的離子濾件)或離子屏蔽件(諸如網篩或穿孔板)而被能量化。在一實施例中，具有離子濾件能力(例如電絕緣或具有受控的電位)的噴頭可設置在電漿產生區塊與基材處理區塊之間，以在過濾離子時，同時容許自由基能進入基材處理區塊。
    第6A圖圖示在將摻雜膜暴露於熱退火製程之前含有多個摻雜區域的分級摻質膜600a。摻質膜600a不具有帽蓋層設置在摻質膜600a上。摻質濃度梯度延伸整個摻雜膜600a-該摻質濃度梯度被繪示成具有低摻質濃度在摻雜膜600a的下方部分601中、中等摻質濃度在摻雜膜600a的中間部分602中與高摻質濃度在摻雜膜600a的上方部分603中。
    第6A圖中所示的不具有帽蓋層的摻雜膜600a可被暴露於熱退火製程，以形成第6B圖中所示的退火摻雜膜600b。退火摻雜膜600b的上方部分606顯示在熱退火製程之後摻質的流出擴散。在摻雜膜600a的上方部分603中的高摻質濃度被減少，以在退火摻雜膜600b的上方部分中形成中等摻質濃度。可諸如藉由摻質擴散到周圍的材料內與/或摻質昇華或蒸發到處理腔室內而使摻質從摻雜材料的上表面喪失。
    第6C圖圖示如在此所述的實施例的含有帽蓋層610的退火摻雜膜600c。帽蓋層610是藉由在此所述的表面穩定化製程來形成且大體上含有摻雜膜的氮化物層(諸如氮化矽)。退火摻雜膜600c與摻雜膜600a相同，除了具有帽蓋層610且退火摻雜膜600c已經被暴露於熱退火製程以外。在熱退火製程之後，摻質濃度梯度維持住且延伸整個退火摻雜膜600c-該摻質濃度梯度被繪示成具有低摻質濃度在退火摻雜膜600c的下方部分中、中等摻質濃度在退火摻雜膜的中間部分中與高摻質濃度在退火摻雜膜600c的上方部分中。
    在此所述的本發明的實施例係設想出的是，在電漿產生期間實質上所有被形成在電漿中的離子(以及自由基)，在選擇性電漿氮化製程期間接觸浮置閘極106(例如由矽或多晶矽形成)的表面之前，而不是接觸STI區域108(例如由氧化矽形成)的表面之前，被去除。去除正電離子的一個方式是藉由和電子(在電漿產生期間亦存在於電漿中)結合以返回到非離子或未帶電的中性狀態。藉由將電漿產生源和基材位置(例如反應部位)分隔大於在給定的電漿放電速率下的離子壽命的距離，電漿可實質上不含有大部分的離子。以此方式，自由基在行進距離到處理區域內且到基材處能倖存，但是離子無法倖存並反而會喪失離子的離子特性且變得電中性。
    在此所述的另一實施例中，可利用RTP或似RTP系統來執行熱退火製程，並且特別低溫反應性氣體步驟被插入到原位帽蓋層(例如氮化矽)，同時完全地避免或實質上避免摻質從摻雜層流出擴散。一些實施例可應用到大部分或所有的摻雜材料，但在許多實例中，摻雜材料大體上含有矽基底的材料、鍺基底的材料或矽和鍺的組合。
    第5圖是圖示如在此所述的實施例處理基材上的摻雜材料的方法(諸如製程500)的流程圖。在一實施例中，提供用以處理基材表面上的摻雜材料的方法，並且該方法包括形成摻雜層於基材上(步驟510)與可選地諸如藉由濕式清潔製程來清潔摻雜層(步驟520)。製程500亦包括在遠端電漿源中產生離子化氮電漿，其中該離子化氮電漿具有在約0.001%至約0.1%的範圍內的離子濃度，而將離子化氮電漿予以去離子化，同時形成非離子化氮電漿。製程500更包括使非離子化氮電漿流動到處理腔室內的處理區域內，藉由在穩定化製程期間使處理區域內的摻雜層暴露於非離子化氮電漿，以從摻雜層的上方部分形成氮化帽蓋層(步驟530)。非離子化氮電漿大體上含有未帶電氣態物種且具有處理區域內離子相對於未帶電氣態物種的比例為約1 ppm或更小的離子濃度。製程500更包括在熱退火製程(諸如RTP製程)期間加熱基材，其中該基材含有設置在摻雜層上的氮化帽蓋層(步驟540)。
    在一些實施例中，可依序地實施或執行步驟530與540，即步驟530位在步驟540之前。然而，在其他實施例中，可在相同的製程腔室(諸如含有RPS單元的熱退火腔室以輸送自由基與激發中性物種)中同時地實施或執行步驟530與540。
    在各種實例中，處理區域內離子相對於未帶電氣態物種的比例為約100 ppb或更小，諸如約10 ppb或更小，諸如約1 ppb或更小。提供實例，其中未帶電氣態物種含有含氮自由基物種、含氮激發中性物種與未激發中性物種。
    在另一實施例中，製程500包括形成摻雜層於基材上(步驟510)、從遠端電漿源產生氮電漿且使氮電漿流動到處理腔室內的處理區域內及藉由在穩定化製程期間使處理區域內的摻雜層暴露於氮電漿以從摻雜層的上方部分形成氮化帽蓋層(步驟530)。氮電漿大體上含有含氮自由基物種、含氮激發中性物種與未激發中性物種，並且氮電漿具有在約0.0001%至約80%的範圍內的組合的含氮自由基物種與含氮激發中性物種相對於未激發中性物種的比例。製程500可更包括在熱退火製程期間加熱基材至高於400℃的溫度，其中該基材含有氮化帽蓋層設置在摻雜層上。
    製程500的步驟510包括形成摻雜層於基材上。可藉由離子佈植摻雜製程、原位離子電漿摻雜製程或原位摻雜沉積製程及其他摻雜製程將摻雜層形成於基材上。在一實例中，可藉由沉積或形成材料層於基材上與接著使材料層暴露於摻質物種，將摻雜層形成於基材上。摻雜層或材料層含有至少一基底材料，諸如矽、鍺或前述各者的組合。在一些實例中，摻雜層與/或材料層的基底材料含有選自多晶矽、非晶矽、矽鍺、氧化矽、前述各者的衍生物或前述各者的組合的材料。
    在替代實施例中，摻雜層與/或材料層的基底材料可含有至少一種氧化物材料。示範性氧化物材料包括氧化鉿、矽酸鉿、氧化鋯、矽酸鋯、氧化鈦、矽酸鈦、氧化鋁、矽酸鋁、氧化矽、前述各者的衍生物或前述各者的組合。
    實施例提供摻質物種含有選自磷、砷、銻、硼、鋁、鎵、砷化鎵、銦、碳、鍺或前述各者的組合的元素。在一些實例中，摻雜層含有以砷摻雜的多晶矽，並且基材在穩定化製程期間可被加熱且被維持在低於420℃的溫度。在一些實施例中，氮化帽蓋層可具有約100 Å或更小的厚度，諸如在約5 Å至約50 Å的範圍內，例如約10 Å至約40 Å。
    在製程500的步驟540，基材可在熱退火製程期間被加熱至在約400℃至約1200℃的範圍內的溫度，諸如約600。℃至約1000℃。在一些實例中，基材在熱退火製程期間可被加熱至在約600℃至約650℃的範圍內的溫度且被暴露於氨浸泡氣體長達在約30秒至約5分鐘的範圍內的時段。在其他實例中，基材在熱退火製程期間可被加熱至在約650℃至約750℃的範圍內的溫度且被暴露於氮/氧(N2/O2)浸泡氣體長達在約30秒至約5分鐘的範圍內的時段。在一些實例中，氮/氧浸泡氣體可含有體積濃度在約2%至約10%的範圍內的氧氣(O2)與體積濃度在約90%至約98%的範圍內的氮氣(N2)。
    在一實施例中，在熱退火製程期間加熱基材至摻質流出擴散溫度之前，形成原位帽蓋層。在另一實施例中，在熱退火製程期間加熱基材時，同時形成原位帽蓋層。在穩定化製程的一實例中，含有以砷摻雜的多晶矽的摻雜材料層起初地被暴露於氮化步驟以在摻雜材料層上形成氮化矽帽蓋層，同時加熱且維持基材於約420℃的摻質流出擴散溫度或低於此溫度。一旦氮化矽帽蓋層被形成達到預定厚度，基材可在熱退火製程期間被加熱到更高溫度。
    可觀察到頂表面在加熱期間被帽蓋相對於未被帽蓋而以相同的熱預算的熱退火能達到約6倍的片電阻的改善(參見表1)。藉由在摻雜有磷的矽的退火期間利用具有氮的遠端電漿源證實了此改善。遠端電漿源藉由非常薄的氮化物<1 nm在約300℃至約600℃的升溫期間穩定化了材料的表面。這亦可藉由使用氧自由基或激發氧物種以建立薄氧化物膜來達到。
    第7圖圖示SIMS資料的輪廓曲線，提供了如在此所揭示的一些實施例所描述的兩個比較實例的相對於深度的磷摻質濃度。SIMS資料顯示，當以微波單元啟動(RPS單元)在約1000℃下被熱退火長達10秒時，摻雜有磷的矽(例如P3i摻雜矽)的摻質保留被增加了。實例係提供RPS單元在退火期間啟動(實例1：1.02×1015磷原子/平方公分)相較於相同的熱預算而RPS單元在退火期間未啟動(實例2：1.90×1014磷原子/平方公分)發生了約5倍的磷摻質保留的增加。摻質濃度的深度增加可能是由濃度增強擴散的增加所造成。
    第8圖圖示另一SIMS資料的輪廓曲線，提供了對於CVD摻雜有磷的多晶矽的四個比較實例(實例1至實例4)的相對於深度的摻質濃度。對於摻雜有磷的多晶矽於800℃RPS(MW)啟動或未啟動下，提供在熱退火製程(在約1000℃下長達約10秒)之後的SIMS輪廓。
    實例1的摻雜有磷的多晶矽未被暴露於來自RPS的微波激發電漿(不具有帽蓋層)且在RTP退火之後被保留約2.56×1015磷原子/平方公分。實例2的摻雜有磷的多晶矽未被暴露於來自RPS的微波激發電漿(不具有帽蓋層)且在RTP退火之後被保留約2.63×1015磷原子/平方公分。
    實例3的摻雜有磷的多晶矽被暴露於來自RPS的微波激發電漿(形成有帽蓋層)且在RTP退火之後被保留約4.89×1015磷原子/平方公分。實例4的摻雜有磷的多晶矽被暴露於來自RPS的微波激發電漿(形成有帽蓋層)且在RTP退火之後被保留約4.54×1015磷原子/平方公分。
    第8圖中的曲線圖示應用到CVD沉積的摻雜多晶矽的可應用性。SIMS結果顯示在退火期間約1.8倍的摻質保留的增加。相較於P3i佈植的實例中的表面高輪廓所觀察到者，原位沉積的摻質多晶矽由於具有深度的平坦頂部輪廓被認為較不表面敏感。此外，摻雜多晶矽的處理與退火涉及明顯長的空氣中斷，這可有助於穩定化摻雜多晶矽表面。無論如何，藉由在退火期間使用RPS單元以形成氮化矽的帽蓋層，可觀察到增加表面濃度與總摻質保留的相同趨勢。
    第9圖中的曲線圖示在如在此所揭示的實施例所描述的熱退火製程(諸如RTP退火)期間的晶圓溫度軌跡。在此實例中，浸泡溫度為約800℃長達約120秒，而先前測試被執行於約1000℃長達約10秒。不同的機制被顯示要何時啟動或關閉RPS單元-因此形成帽蓋層。RPS單元可被切換/啟動於低溫以將摻質流出擴散減到最少，但存在有用以切換/關閉RPS單元的一些機制(例如不同時間點與/或溫度)。RPS啟動越久，則含有自由基的電漿的暴露越久，並且帽蓋層越厚。用以將摻質流出擴散減到最少且嵌入在特定整合機制內的帽蓋層的厚度可能取決於特定的摻質與應用細節。
    摻雜材料包括在熱退火製程與活化期間的原位帽蓋或摻雜半導體。此外，在此所述的硬體係輸送活性物種，同時在更高的溫度退火或活化製程之前於低溫下(例如<500℃與<420℃)形成帽蓋層。
    在一些實例中，當施用原位帽蓋時，對於P3i摻雜有磷的矽被暴露於氮退火(在約1000℃下長達約10秒)，已經證實了約6倍的片電阻的改善。可使用氮流經RPS間的RPS同時晶圓溫度位在約300℃至約600℃的範圍內來形成帽蓋層。在一些實施例中，電漿產生源用以在鄰近熱退火製程或摻質活化腔室而激發物種(例如熱絲線、電子束源)。
    在另一實施例中，主框架工具可設以具有電漿摻雜腔室(諸如可從應用材料公司商業上取得的P3i群集腔室)與退火腔室(例如快速熱處理(RTP)腔室，諸如可從應用材料公司商業上取得的RTP Byron腔室)。在一實例中，基材可從電漿摻雜腔室被移動到退火腔室而不具有真空/空氣中斷且維持在主框架工具的受控環境內。所以，基材與基材上的材料可在摻雜腔室中被暴露於摻雜製程且接著在RTP腔室中被暴露於表面穩定化製程與RTP製程而不需要曾被暴露於外界條件(例如水或氧暴露)。在另一實例中，基材可從電漿摻雜腔室被移動到外界環境內到清潔腔室(例如濕式清潔腔室)且接著到退火腔室。在一些實例中，可在相同的腔室中依序地實施表面穩定化製程與RTP製程。在其他實例中，可在相同的腔室中同時地實施表面穩定化製程與RTP製程。 示範性遠端電漿系統
    第2圖圖示可受益自本發明的實施例的示範性遠端電漿系統200。尤其，遠端電漿系統200可用以選擇性地形成氮化物層於半導體結構(諸如NAND快閃記憶體元件100)的矽或多晶矽表面上。遠端電漿系統200可包括快速熱處理(RTP)設備201，諸如可從美國加州聖大克勞拉市的應用材料公司商業上取得的CENTURA® RTP。其他類型的熱反應器(諸如可從美國加州聖大克勞拉市的應用材料公司取得的RPN、RPO、VANTAGE® RADIANCEPLUSTM RTP、VANTAGE® RADOXTM RTP、RADIANCE® RTP或其他類似腔室/反應器)可取代RTP設備。
    電漿施用器280可和RTP設備201耦接且用以遠端地提供電漿的自由基到RTP設備201。RTP設備201大體上包括由側壁214和底壁215所圍繞的處理區域213。可藉由O環將側壁214的上方部分密封到窗組件217。輻射能量光管組件218(由上方側壁224所圍繞)設置在窗組件217上方且和窗組件217耦接。光管組件218可包括複數個鎢鹵素燈219且設置以適當地覆蓋晶圓或基材101的整個表面區域，各個鎢鹵素燈219被裝設到光管221內。窗組件217可包括複數個短光管241。可藉由透過連接到該些光管241之其中一光管且進而連接到其餘管的管253予以泵送，而在該複數個光管241中產生真空。
    含有NAND快閃記憶體元件100的晶圓或基材101被支撐環262支撐在處理區域213內。支撐環262被裝設在可旋轉柱體263上。藉由將柱體263旋轉，使得支撐環262與晶圓或基材101在處理期間能被旋轉。RTP設備201的底壁215可被塗覆或被提供有反射件211以反射能量到晶圓或基材101的背側上。RTP設備201可包括複數個光纖探針271，該些光纖探針271設置成穿過RTP設備201的底壁215以偵測晶圓或基材的溫度。
    電漿施用器280大體上包括主體282，主體282係環繞離子、自由基與電子的電漿被產生處的管284。管284可由石英或藍寶石製成。較佳地，管284不具有可能吸引帶電微粒(例如離子)的任何電偏壓存在。氣體入口286設置在主體282的一端且和氣體出口288相對，氣體出口288位在主體282的另一端。氣體出口288透過輸送管290和RTP設備201流體連通，以致管284內所產生的電漿的自由基能被供應到RTP設備201的處理區域213。氣體出口288可具有大於氣體入口286的直徑，以容許激發自由基能以期望的流速有效地被排出且將自由基與管284之間的接觸減到最少。若期望的話，可將分離的孔在氣體出口288處插入到管284內以減少管284的內徑。氣體出口288(或孔，若使用的話)的直徑可經選擇以將處理區域213與電漿施用器280之間的壓力差予以最佳化以為了氮化效率。
    氣體源292含有含氮氣體的供應，該含氮氣體包括但不限於氮(N2)、氨(NH3)、聯胺(N2H4)、前述各者的混合物或前述各者的組合。氣體源292可經由三向閥294的第一輸入與閥297和氣體入口286耦接，其中閥297用以控制從氣體源292釋放的氣體的流速。三向閥294的第二輸入可和另一製程氣體源298耦接，該另一製程氣體源298包括但不限於含氧氣體、含矽氣體或惰性氣體。流量控制器296連接到三向閥294，以將閥移動於不同位置之間，取決於待實施的製程。流量控制器296亦作用成以類似方式控制三向閥294與閥317，以從氣體源298提供適當的製程氣體流量到處理腔室。
    電漿施用器280可和能量源(未圖示)耦接以提供激發能量(諸如具有微波頻率的能量)到電漿施用器280，而激發從氣體源292行進到電漿內的製程氣體。在使用含氮氣體(例如N2)的情況中，電漿施用器280中的微波激發係在管284中產生氮自由基(例如N*)、正電離子(例如N+或N2 +)、與電子(e-)。藉由將電漿施用器280設置在RTP設備201的處理區域213的遠端，可選擇性地產生電漿源以限制被暴露於基材101的電漿的組成為主要是自由基。已經觀察到可藉由使用改良的輸送管290來進一步促進離子碰撞，以致製程氣體的激發所產生以形成電漿的所有或大部分的離子的壽命比該等離子的離子壽命更長且在抵達處理區域213之前變為電中性。換句話說，被供應到RTP設備201的入口埠275的電漿的組成主要是自由基。
    第3圖圖示根據本發明的一實施例可用來取代第2圖輸送管290的示範性輸送管300的示意性與部分剖面側視圖。為了簡單與清晰說明起見，圖中的元件未依比例繪製。輸送管300大體上包括裝設套管302與輸入構件304，輸入構件304連接到裝設套管302。裝設套管302與輸入構件304各包括界定縱向延伸空間(例如套管通道306與輸入通道308)的中空圓柱體。通道306、308的輪廓可以是任何形狀，諸如圓形、橢圓形、方形、矩形或不規則形。裝設套管302的一端可螺栓到電漿施用器280(部分地圖示)的主體282的氣體出口288，使得裝設套管302中的套管通道306在氣體出口288處對齊管284且和管284耦接。裝設套管302的另一端連接到輸入構件304，使得輸入構件304中的輸入通道308實質上對齊裝設套管302中的套管通道306。在特定實例中，裝設套管302的直徑可沿著裝設套管302的縱向軸逐漸地被減小而匹配輸入構件304的直徑。裝設套管302與輸入構件304可由不會造成N*自由基的再結合的材料製成。例如，裝設套管302與輸入構件304可由矽、氮化矽、氮化硼、氮化碳、藍寶石、氧化鋁或前述各者的衍生物製成。儘管輸送管300被顯示且被描述成兩個彼此連接的分離的部件(例如裝設套管302與輸入構件304)，本發明可設想出的是由單件式整合主體來形成的輸送管，其中通道連接到RTP設備201的入口埠275。
    如第4圖更清楚所見(其中第4圖圖示輸送管300與RTP設備201的示意性與部分俯視圖)，輸入構件304可設以作為轉接器，該轉接器和RTP設備201的側壁214中的入口埠275耦接。應注意的是，為了簡單與清晰說明起見，第4圖中的一些元件已經被省略且未依比例繪製。輸入構件304可包括凸緣310，凸緣310環繞輸入構件304的整個外表面而延伸。輸入構件304的一部分可被延伸到側壁214內，以致凸緣310的最外面被螺栓到側壁214的內表面214b。或者，凸緣310的最外面312可被螺栓到側壁214的外表面214a且設置成輸入通道308和入口埠275耦接的方式。在任一種情況中，輸入管300和入口埠275耦接成使得在輸入構件304中的輸入通道308的縱向軸「A」與入口埠275的縱向軸「B」相交呈角度θ。凸緣310能以相對於輸入通道308的縱向軸「A」呈期望角度「α」而在一方向上延伸，只要凸緣310的最外面312和側壁214的內表面214b實質上齊平。
    在一實施例中，角度「α」可位在約20°至約80°的範圍內，諸如約45°至約70°。輸入通道308的縱向軸「A」與入口埠275的縱向軸「B」之間的角度θ可位在約10°至約70°的範圍內，諸如約20°至約45°。在一實例中，角度α為約45°或更大，例如約60°。角度α或θ不應被限制成如在此所定義者且可依需要改變。輸送管300可設置成相對於入口埠275呈一角度，以促進離子的碰撞或離子和電子或其他帶電微粒的反應，這是因為當離子撞擊入口埠275的內表面時透過碰撞會喪失該等離子的動量。所以，藉由能量源的激發而形成的所有離子或實質上所有離子在進入處理區域213之前被去除，而藉由能量源的激發而形成的所有自由基或實質上所有自由基被保存住且流動到處理區域213內。輸送管300被顯示且被描述成包括凸緣310；然而，凸緣310可被省略，只要輸送管300以可促進離子碰撞或離子和電子或其他帶電微粒反應的角度和RTP設備201耦接。
    除了在此所述的折彎的管結構，輸送管300可被建構成具有一長度，該長度係使得對於給定流速(例如給定的電漿產生速率)的製程氣體，實質上所有離子被消除或和電子或其他帶電微粒反應，而在離開輸送管300之前喪失該等離子的激發狀態。可透過實驗或藉由壽命計算來決定所需要的管284與輸送管300的長度，其中該管284與輸送管300的長度能消除在給定源氣體流速下的電漿的實質上所有離子。在一實施例中，管284可具有在約5吋至約12吋的範圍內的長度以及在約0.5吋至約2吋的範圍內的內徑。輸送管300(包括入口與套管通道306、308)的長度可在約5吋至約25吋的範圍內(例如約16吋或更大)改變。通道306、308的直徑可獨立地被調整或具有獨立的長度，以將電漿施用器280與處理區域213之間的壓力差予以最佳化。在一實施例中，通道306、308的直徑的各者位在約0.5吋至約2吋的範圍內，例如直徑在約0.65吋至約1.5吋。若期望的話，通道306、308的任一者或兩者可在流動方向上具有逐漸減小或增加的直徑以促進離子喪失。在各種實施例中，管284與輸送管300的總長度可位在約8吋至約35吋的範圍內，例如約20吋或更大。咸信匯聚的電漿流將可促進離子碰撞。壓縮比被定義成電漿產生區域(例如管284)的剖面積對入口埠275之前的最小直徑(例如輸入通道308)的剖面積，並且壓縮比可以為約2或更大(例如在約5至約10的範圍內或更大)。
    藉由將電漿產生區域(例如電漿施用器280)與處理區域213實體上隔離，而改良的輸送管300設置成相對於RTP設備的入口埠275呈一角度(這可促進離子物種的再結合)，可獲得更大選擇性的矽或多晶矽浮置閘極106的氮化。在一實施例中，其中NAND快閃記憶體元件具有浮置閘極106而矽或多晶矽表面以在此所述的設備執行的選擇性氮化製程來處理，可將矽或多晶矽浮置閘極106對STI區域108的氮化選擇性增加至高達約100：1，並且矽或多晶矽浮置閘極106的表面中的氮劑量為約5×1015原子/平方公分至約15×1015原子/平方公分，諸如約20×1015原子/平方公分或更高，例如約25×1015原子/平方公分。
    儘管上述說明導向本發明的實施例，可在不悖離本發明的基本範疇下設計出本發明的其他與進一步的實施例，並且本發明的範疇是由隨附的申請專利範圍來決定。
    101‧‧‧基材
    200‧‧‧遠端電漿系統
    201‧‧‧快速熱處理(RTP)設備
    211‧‧‧反射件
    213‧‧‧處理區域
    214‧‧‧側壁
    214a‧‧‧外表面
    214b‧‧‧內比面
    215‧‧‧底壁
    217‧‧‧窗口組件
    218‧‧‧輻射能量光管組件
    219‧‧‧鎢鹵素燈
    221‧‧‧光管
    224‧‧‧上方側壁
    241‧‧‧光管
    253‧‧‧管
    262‧‧‧支撐環
    263‧‧‧可旋轉柱體
    271‧‧‧光纖探針
    275‧‧‧入口埠
    280‧‧‧電漿施用器
    282‧‧‧主體
    284‧‧‧管
    286‧‧‧氣體入口
    288‧‧‧氣體出口
    290‧‧‧輸送管
    292‧‧‧氣體源
    294‧‧‧三向閥
    296‧‧‧流量控制器
    297‧‧‧閥
    298‧‧‧氣體源
    299‧‧‧閥
    300‧‧‧輸送管
    317‧‧‧閥
    权利要求:
    Claims (23)
    [1] 一種用以處理一基材表面上的摻雜材料的方法，包含以下步驟：形成一摻雜層於一基材上；在一遠端電漿源中產生一離子化氮電漿，其中該離子化氮電漿具有在約0.001%至約0.1%的範圍內的一離子濃度；將該離子化氮電漿予以去離子化，同時形成非離子化氮電漿；使該非離子化氮電漿流動到一處理腔室內的一處理區域內；藉由在一穩定化製程期間使該處理區域內的該摻雜層暴露於該非離子化氮電漿，以從該摻雜層的一上方部分形成一氮化帽蓋層，其中該非離子化氮電漿包含未帶電氣態物種，該處理區域內該些離子相對於該些未帶電氣態物種的一比例為約1 ppm或更小；及在一熱退火製程期間加熱該基材，其中該基材含有設置在該摻雜層上的該氮化帽蓋層。
    [2] 如請求項1之方法，其中該處理區域內該些離子相對於該些未帶電氣態物種的該比例為約100 ppb或更小。
    [3] 如請求項2之方法，其中該處理區域內該些離子相對於該些未帶電氣態物種的該比例為約10 ppb或更小。
    [4] 如請求項3之方法，其中該處理區域內該些離子相對於該些未帶電氣態物種的該比例為約1 ppb或更小。
    [5] 如請求項1之方法，其中該些未帶電氣態物種包含含氮自由基物種、含氮激發中性物種與未激發中性物種。
    [6] 如請求項1之方法，更包含藉由一製程來形成該摻雜層於該基材上，其中該製程選自一離子化佈植摻雜製程、一原位離子電漿摻雜製程或一原位摻雜沉積製程。
    [7] 如請求項1之方法，更包含藉由以下步驟來形成該摻雜層於該基材上：形成一材料層於該基材上；及使該材料層暴露於一摻質物種，同時形成該摻雜層。
    [8] 如請求項7之方法，其中該材料層包含矽或鍺。
    [9] 如請求項8之方法，其中該材料層包含一材料，該材料選自從以下構成的群組：多晶矽、非晶矽、矽鍺、氧化矽、前述各者的衍生物與前述各者的組合。
    [10] 如請求項9之方法，其中該材料層包含至少一種氧化物材料。
    [11] 如請求項10之方法，其中該材料層包含一材料，該材料選自從以下構成的群組：氧化鉿、矽酸鉿、氧化鋯、矽酸鋯、氧化鈦、矽酸鈦、氧化鋁、矽酸鋁、氧化矽、前述各者的衍生物與前述各者的組合。
    [12] 如請求項7之方法，其中該些摻質物種包含一元素，該元素選自從以下構成的群組：磷、砷、銻、硼、鋁、鎵、銦、碳與前述各者的組合。
    [13] 如請求項1之方法，其中該摻雜層包含以砷摻雜的多晶矽。
    [14] 如請求項13之方法，其中該基材在該穩定化製程期間被加熱且被維持在低於420℃的一溫度。
    [15] 如請求項1之方法，其中該氮化帽蓋層具有在約5 Å至約50 Å的一範圍內的一厚度。
    [16] 如請求項15之方法，其中該厚度在約10 Å至約40 Å的一範圍內。
    [17] 如請求項1之方法，其中該基材在該熱退火製程期間被加熱到在約400℃至約1200℃的一範圍內的一溫度。
    [18] 如請求項17之方法，其中該基材在該熱退火製程期間被加熱到在約600℃至約1000℃的一範圍內的一溫度。
    [19] 如請求項18之方法，其中該基材在該熱退火製程期間被加熱到在約600℃至約650℃的一範圍內的一溫度且被暴露於一氨浸泡氣體。
    [20] 如請求項19之方法，其中該基材在該熱退火製程期間被暴露於該氨浸泡氣體長達在約30秒至約5分鐘的一範圍內的一時段。
    [21] 如請求項18之方法，其中該基材在該熱退火製程期間被加熱到在約650℃至約750℃的一範圍內的一溫度且被暴露於一氮/氧(N2/O2)浸泡氣體。
    [22] 如請求項21之方法，其中該基材在該熱退火製程期間被暴露於該氮/氧浸泡氣體長達在約30秒至約5分鐘的一範圍內的一時段。
    [23] 如請求項21之方法，其中該氮/氧浸泡氣體包含一體積濃度在約2%至約10%的一範圍內的氧氣與一體積濃度在約90%至約98%的一範圍內的氮氣。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI549163B|2016-09-11|減少摻質擴散之表面穩定化製程
    US10950698B2|2021-03-16|Method and apparatus for selective nitridation process
    TWI557799B|2016-11-11|用於半導體裝置之氧化的方法
    US9431237B2|2016-08-30|Post treatment methods for oxide layers on semiconductor devices
    US8808564B2|2014-08-19|Method and apparatus for selective nitridation process
    US7645709B2|2010-01-12|Methods for low temperature oxidation of a semiconductor device
    TWI521573B|2016-02-11|單步驟選擇性氮化方法與設備
    US8916484B2|2014-12-23|Remote plasma radical treatment of silicon oxide
    US8043981B2|2011-10-25|Dual frequency low temperature oxidation of a semiconductor device
    EP2449579A2|2012-05-09|Methods of forming oxide layers on substrates
    TWI442474B|2014-06-21|用於在半導體裝置上形成共形氧化層的方法
    同族专利:
    公开号 | 公开日
    US9390930B2|2016-07-12|
    WO2013043605A1|2013-03-28|
    US20130109162A1|2013-05-02|
    TWI549163B|2016-09-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI730502B|2018-12-20|2021-06-11|美商應用材料股份有限公司|用於供應改良的氣流至處理腔室的處理空間之系統及設備|US7235819B2|1991-03-18|2007-06-26|The Trustees Of Boston University|Semiconductor device having group III nitride buffer layer and growth layers|
    US6087229A|1998-03-09|2000-07-11|Lsi Logic Corporation|Composite semiconductor gate dielectrics|
    US6450116B1|1999-04-22|2002-09-17|Applied Materials, Inc.|Apparatus for exposing a substrate to plasma radicals|
    US6649543B1|2000-06-22|2003-11-18|Micron Technology, Inc.|Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices|
    US6660657B1|2000-08-07|2003-12-09|Micron Technology, Inc.|Methods of incorporating nitrogen into silicon-oxide-containing layers|
    US6800830B2|2000-08-18|2004-10-05|Hitachi Kokusai Electric, Inc.|Chemistry for boron diffusion barrier layer and method of application in semiconductor device fabrication|
    US7566929B2|2002-07-05|2009-07-28|Samsung Electronics Co., Ltd.|Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof|
    US20050070126A1|2003-04-21|2005-03-31|Yoshihide Senzaki|System and method for forming multi-component dielectric films|
    US20050153571A1|2003-11-17|2005-07-14|Yoshihide Senzaki|Nitridation of high-k dielectric films|
    US7229880B2|2003-11-19|2007-06-12|Promos Technologies Inc.|Precision creation of inter-gates insulator|
    US7431966B2|2003-12-09|2008-10-07|Micron Technology, Inc.|Atomic layer deposition method of depositing an oxide on a substrate|
    WO2005093810A1|2004-03-26|2005-10-06|Sekisui Chemical Co., Ltd.|酸窒化膜及び窒化膜の形成方法、形成装置、酸窒化膜、窒化膜、及び基材|
    EP1742273A4|2004-04-09|2008-07-09|Tokyo Electron Ltd|METHOD FOR FORMING GRID ISOLATION FILM, STORAGE MEDIUM, AND COMPUTER PROGRAM|
    US8119210B2|2004-05-21|2012-02-21|Applied Materials, Inc.|Formation of a silicon oxynitride layer on a high-k dielectric material|
    US7303952B2|2004-10-04|2007-12-04|International Business Machines Corporation|Method for fabricating doped polysilicon lines|
    JP4744885B2|2005-01-18|2011-08-10|株式会社東芝|半導体装置の製造方法|
    KR100648632B1|2005-01-25|2006-11-23|삼성전자주식회사|높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법|
    JP4509864B2|2005-05-30|2010-07-21|東京エレクトロン株式会社|プラズマ処理方法およびプラズマ処理装置|
    US7645710B2|2006-03-09|2010-01-12|Applied Materials, Inc.|Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system|
    US7381651B2|2006-03-22|2008-06-03|Axcelis Technologies, Inc.|Processes for monitoring the levels of oxygen and/or nitrogen species in a substantially oxygen and nitrogen-free plasma ashing process|
    US7910497B2|2007-07-30|2011-03-22|Applied Materials, Inc.|Method of forming dielectric layers on a substrate and apparatus therefor|
    US7846793B2|2007-10-03|2010-12-07|Applied Materials, Inc.|Plasma surface treatment for SI and metal nanocrystal nucleation|
    KR100933835B1|2007-11-12|2009-12-24|주식회사 하이닉스반도체|플래시 메모리 소자의 제조 방법|
    US20100089318A1|2008-09-12|2010-04-15|Ovshinsky Stanford R|Remote Plasma Apparatus for Manufacturing Solar Cells|
    US7981808B2|2008-09-30|2011-07-19|Freescale Semiconductor, Inc.|Method of forming a gate dielectric by in-situ plasma|
    US8163626B2|2009-06-15|2012-04-24|Applied Materials, Inc.|Enhancing NAND flash floating gate performance|
    KR101121055B1|2009-08-13|2012-03-15|한국기초과학지원연구원|에너지 조절이 가능한 질소원자빔을 이용한 질화막 형성장치 및 방법|
    US8748259B2|2010-03-02|2014-06-10|Applied Materials, Inc.|Method and apparatus for single step selective nitridation|
    US8501605B2|2011-03-14|2013-08-06|Applied Materials, Inc.|Methods and apparatus for conformal doping|
    US8741785B2|2011-10-27|2014-06-03|Applied Materials, Inc.|Remote plasma radical treatment of silicon oxide|
    TWI627303B|2011-11-04|2018-06-21|Ａｓｍ國際股份有限公司|將摻雜氧化矽沉積在反應室內的基底上的方法|
    US20130277765A1|2012-04-23|2013-10-24|Globalfoundries Inc.|Semiconductor device including graded gate stack, related method and design structure|KR101872786B1|2012-06-22|2018-06-29|엘지전자 주식회사|태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법|
    US20150372107A1|2014-06-18|2015-12-24|Stmicroelectronics, Inc.|Semiconductor devices having fins, and methods of forming semiconductor devices having fins|
    US10431462B2|2017-02-15|2019-10-01|Lam Research Corporation|Plasma assisted doping on germanium|
    US10199267B2|2017-06-30|2019-02-05|Lam Research Corporation|Tungsten nitride barrier layer deposition|
    US10847337B2|2018-01-24|2020-11-24|Applied Materials, Inc.|Side inject designs for improved radical concentrations|
    USD924825S1|2018-01-24|2021-07-13|Applied Materials, Inc.|Chamber inlet|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161536894P| true| 2011-09-20|2011-09-20||
    [返回顶部]